当前文档版本为 NDK-v0.5.0，您可以访问当前页面的开发中版本以获取最近可能的更新。

PAN10xx 硬件参考设计¶

1 概述¶

本文档主要介绍 PAN10xx 系列芯片方案的硬件原理图设计、PCB 设计建议、天线设计。本文档提供PAN1070UA1A芯片的硬件设计方法。

2 原理图设计建议¶

2.1 PAN1010S9FA硬件参考设计原理图¶

PAN1010S9FA最小系统参考设计原理图¶

2.2 PAN1070UA1A硬件参考设计原理图¶

PAN1070UA1A最小系统参考设计原理图¶

如上图电路系统由电源去耦电容、DC-DC降压、晶振电路、天线匹配网络组成。

2.3 电源¶

VBAT 为芯片电源脚，要求供电能力不小于60mA，供电范围为1.8V–3.6V 。
VBAT、VCC_RF、VOUT_BK 电源相关引脚需要至少预留1个电容，预留一大一小2个电容更佳。电容推荐为4.7uF 和100nF。
电容靠近芯片引脚摆放，电容焊盘和芯片焊盘之间最大距离不超过5mm。请遵循指导要求，否则易引起DC-DC带不起RF以及EVM异常。

2.3.1 DC-DC¶

DC-DC 芯片外围电路

PAN10x系列芯片DC-DC外围电路组成为：2.2μH电感、100nF电容、4.7μF电容。
L1推荐型号： PIM252010-2R2MTS00。选择功率电感，2.2μH，最小峰值电流为150mA，DCR不超过80mΩ，未满足要求在DC-DC模式可能会造成RF功能异常。
DCR过大会影响BUCK效率，能量会转化成热量损耗掉，DC-DC输出的驱动电流是有限的，效率越低，能够供给到芯片的有效能量就越少。

DC-DC的两种工作模式:

开启DC-DC模式可以降低系统功耗。
开启LDO（Bypass）模式后芯片内部将VBAT连接到VSW1，这时VSW1处的2.2uH电感作用为一段导体，可以用0Ω电阻替换。
DC-DC、LDO两种模式不能同时开启。
在不考虑功耗的前提下，可将VCC_RF直接连接到VBAT，此时应将电源模式设置为LDO模式。

DC-DC相关引脚说明：

VBAT为DC-DC的供电引脚。
VSW1为DC-DC的功率开关（P-MOS）漏极输出引脚，功率电感应靠近该引脚放置。
VOUT_BK为DC-DC的反馈引脚，电容应靠近该引脚放置。
VSS_BK为DC-DC电源的GND引脚。

2.3.2 DVDD 电容¶

芯片DVDD管脚推荐放置100nF电容。电容最大不超过1uF，否则会影响芯片正常启动，影响功耗，电容应靠近该引脚放置。

注意：为避免电路异常，该电容容值请不要随意更改！

2.3.3 VDD_FLASH 电容¶

芯片VDD_FLASH管脚推荐放置1uF电容,电容应靠近该引脚放置。

注意：为避免电路异常，该电容容值请不要随意更改！

2.3.4 VCC_RF¶

VCC_RF外部需要接一级RC滤波器并尽量靠近该引脚。R3一般为0 Ω、C6为4.7uF。请遵循先R后C，电容摆放位置距离芯片引脚不超过5mm。

2.4 晶振¶

2.4.1 晶振32Mhz¶

32MHz晶振外围电路示意图¶

上图振荡器由晶振、反馈电阻R1、负载电容CL、放大器构成。可以通过晶体所需负载电容CL来调整晶体振荡器频率，负载电容CL1、CL2取值为3.9pF。推荐型号为：E1SB32E000016E 32MHz 9pF ±10ppm 。该晶体温漂较好。

2.4.2 晶振32.768Khz¶

32KHz晶振外围电路原理图¶

低速晶振电路支持外部32.768KHz无源晶振。低速晶振推荐用户选择ESR<80KΩ的晶振，负载电容C12、C15取值为10pF。推荐型号为：Q13FC1350000200 32KHz 12.5pF ±20ppm 。该晶体温漂较好。

2.5 复位电路¶

复位引脚可以悬空，或增加外部按键。在外部按键应用中必须有电容，参数为100nF。加电容的作用是在系统受到强干扰时，稳定复位脚的电平状态。

注意：该引脚内部有一个50KΩ左右的上拉电阻，低电平会使复位生效，为避免电路异常，该电容容值请不要随意更改！

复位电路¶

2.6 静电防护¶

2.6.1 IO端静电防护¶

使用的IO要预留串联电阻和ESD静电防护元件焊盘位置，便于过认证前的调试整改。串电阻的作用主要是减少IO信号的反射、降低外部毛刺信号干扰以及削弱静电对IO的影响。频繁与外部进行数据交换的IO例如使用USB功能脚等，必须使用TVS管进行保护。建议使用的TVS管类型如单向的ESD5Z3V3或双向的CESD923NC5VB，靠近外设接口位置摆放，ESD静电防护元件附近建议保留完整、连续的地，周围打尽量多过孔，有利电荷泄放。

2.6.2 电源端静电防护¶

电源输入端VBAT建议加上静电防护元件，若有静电进入可快速将电荷泄放到地，尽可能避免损坏芯片。ESD静电防护元件靠近电源输入端接口摆放。可选择ESD5Z3V3。

2.6.3 天线端静电防护¶

无论是板载天线还是其他天线，本质上都是一段长导体，必然有概率吸引到静电电荷，为预防静电打坏芯片RF，天线端建议加上静电防护元件，必须使用低容值(小于0.5pF)的TVS元器件，尽可能不影响RF阻抗，如BTRD04A035。ESD静电防护元件靠近芯片摆放，若RF阻抗受到影响还可通过π匹配调整。在天线的位置放置一个ESD管。

推荐使用有馈地点的天线，板载天线推荐PIFA。

天线端静电防护示意图¶

2.7 IO功能分配¶

靠近天线端的IO（P22、P23）尽量不要频繁的翻转，比如用作PWM功能。这会使射频底噪变差，影响灵敏度。

3 PCB设计建议¶

3.1 制版工艺¶

本Guide主要针对二层板并且单面贴设计，叠层如下图所示。 PCB具体厚度根据实际情况和阻抗要求适当调整。

制版工艺说明¶

*线宽推荐如下：

板材属性	参数
PCB板材	FR4
PCB板厚	1.6mm
50欧姆RF线宽	20mil
接地铺铜与RF走线间距	5mil

3.2 电源部分注意事项¶

3.2.1 电源去耦电容布局¶

VBAT，VCC_RF, VOUT_BK,DVDD管脚就近放置电容，走线尽量短粗, 如下图绿色框图部分。

PAN1010S9FA电源去耦电容布局¶

PAN1070UA1A电源去耦电容布局¶

3.2.2 DC-DC PCB布局参考设计¶

DC-DC 外围电路¶

VSW1管脚与电感L1距离尽量的短，且附铜面积尽量大。
L1与C3&C4之间的走线尽量短，且附铜面积尽量大。
C1&C2靠近VBAT_BK管脚位置摆放，走线尽量短
VOUT与VCC_RF之间增加小电阻靠近C5&C6摆放
电感L1尽量远离晶振XTH
电感四周用GND隔离
DCDC的地不能与XTH共用，DCDC的地通过0Ω电阻和其他地连接。DCDC 的地不能直连到EPAD。

总体原则为 DCDC 电流回路路径尽可能短；DCDC 地属于干扰源尽量隔离，避免干扰晶振。

PAN1010S9FA DC-DC Layout示意图¶

PAN1070UA1A DC-DC Layout示意图¶

3.3 射频走线注意事项¶

晶振尽量靠近芯片引脚摆放。
射频匹配链路按照50Ω走线，可以参考TOP和BOTTOM层的GND平面，RF走线尽可能短，RF线与焊盘宽度一致，天线的π型匹配并联元件焊盘和走线重合为佳。
RF线有完整的参考地，从IC端出来就进行包地处理，两边打GND过孔，底层地平面尽量宽，如标签1所指信号走线。
IPEX-1代天线端子信号引脚挖空，周围包地，尽量减小寄生电容导致阻抗突变，如标签3。
芯片底部多打过孔，QFN封装则打在E-PAD上，如标签2。
晶振应远离天线，TOP层挖空，周围包地，降低对电源和RF的干扰，需要挖空的部分如标签3。
天线辐射区域不要摆放金属器件，净空区挖空处理。

射频链路走线参考如下：

PAN1010S9FA射频链路走线示意图¶

PAN1070UA1A射频链路走线示意图¶

天线匹配链路底层不要走线，保证地回路到芯片最短。天线匹配链路的地和芯片EPAD 是一块完整连续的地。如标签“射频地”。
芯片底层不要走线。

射频地线走线如下：

PAN1010S9FA射频地线走线示意图¶

PAN1070UA1A射频地线走线示意图¶

3.4 板载天线¶

PCB Layout参考中MIFA天线尺寸如图所示。

天线设计尺寸参考

天线设计尺寸参考示意图¶

天线设计匹配参考示意图¶

3.5 RF网络匹配调整¶

如果客户的样板有足够的空间和成本预算来放置匹配的网络组件以及拥有天线调谐能力，我们还建议使用匹配网络。

要进行RF匹配调试，建议在芯片引脚附近、靠近天线辐射端都各加入一个π形匹配，并且在两个π匹配之间串上一个0Ω电阻便于调试。如下图RF网络匹配原理示意图。
建议先调远端，先进行天线端匹配调试。断开两个π形匹配之间的串联电阻（如RF网络匹配原理示意图中的标记2），使用如矢量网络分析仪可观测天线阻抗、S11参数的仪器接入到天线端π形匹配网络（如RF网络匹配原理示意图中的标记3位置），调试天线端阻抗和S11驻波。
之后进行芯片输出功率调试，断开两个π形匹配之间的串联电阻，使用如矢量网络分析仪等可观测天线阻抗、S11参数的仪器接入到芯片端的π形匹配网络（如RF网络匹配原理示意图中的标记1位置），调整芯片输出阻抗以及功率。
若没有仪器观测阻抗参数，亦可断开两个π形匹配之间的串联电阻，将频谱仪或其他可以检测RF输出功率的仪器接入到芯片端的π形匹配网络，通过检测2402、2440、2480三个频点的功率值，来调整芯片的输出功率。
最后还需要测试芯片灵敏度情况，因为发射机和接收机内部匹配不完全相等，所以当发射功率调好以后，最后需要确认接收灵敏度情况，如果发射功率调整好后发生接收机灵敏度下降，联系我司工程师修改内部匹配。

RF网络匹配原理示意图¶

注意：量产前一定要进行距离测试！

4 BOM¶

PAN1010S9FA最小系统BOM参考下表:

品种	参数	型号	品牌	立创编号	位号	封装	数量
贴片陶瓷电容	4.7uF	0402X475M6R3NT	广东风华高新科技股份有限公司	C168172	C8, C14	0402_C	2
贴片陶瓷电容	1uF	0402X105K6R3NT	广东风华高新科技股份有限公司	C142376	C16	0402_C	1
贴片陶瓷电容	100nF	0402B104K160NT	广东风华高新科技股份有限公司	C41851	C4,C5,C7,C9,C13	0402_C	5
贴片陶瓷电容	10PF	0402CG100J500NT	广东风华高新科技股份有限公司	C1545	C12,C15	0402_C	2
贴片陶瓷电容	3.9PF	0402CG3R9B500NT	广东风华高新科技股份有限公司	C313081	C1,C10,C11	0402_C	3
贴片按键	4P-4.2mm x 3.25mm	K2-1808SN-A4SW-01	韩荣电子有限公司	C92589	K1	SW-SMD(4.2x3.25x2.5)	1
贴片功率电感	2.2uH	PIM252010-2R2MTS00	广东风华高新科技股份有限公司	C2986792	L1	SMD-2520-1.0	1
贴片电阻	0Ω 1%	RC-02000FT	广东风华高新科技股份有限公司	C140225	R1,R2,R3,R5	0402_R	4
贴片4脚晶振	32MHz 10ppm 9pF	E1SB32E000016E	鸿星科技	C2757571	Y1	SMD-3225_4P	1
贴片2脚晶振	32.768KHz 12.5pF	X321532768KGD2SI	深圳扬兴科技有限公司	C620155	Y2	SMD-3215_2P FC - 135	1
贴片IC	PAN1010S9FA	\	上海磐启微电子有限公司	\	U1

PAN1070UA1A最小系统BOM参考下表:

品种	参数	型号	品牌	立创编号	位号	封装	数量
贴片陶瓷电容	4.7uF	0402X475M6R3NT	广东风华高新科技股份有限公司	C168172	C6, C8, C14	0402_C	3
贴片陶瓷电容	1uF	0402X105K6R3NT	广东风华高新科技股份有限公司	C142376	C16	0402_C	1
贴片陶瓷电容	100nF	0402B104K160NT	广东风华高新科技股份有限公司	C41851	C4,C5,C7,C9,C13	0402_C	5
贴片陶瓷电容	10PF	0402CG100J500NT	广东风华高新科技股份有限公司	C1545	C12,C15	0402_C	2
贴片陶瓷电容	3.9PF	0402CG3R9B500NT	广东风华高新科技股份有限公司	C313081	C1,C10,C11	0402_C	3
贴片按键	4P-4.2mm x 3.25mm	K2-1808SN-A4SW-01	韩荣电子有限公司	C92589	K1	SW-SMD(4.2x3.25x2.5)	1
贴片功率电感	2.2uH	PIM252010-2R2MTS00	广东风华高新科技股份有限公司	C2986792	L1	SMD-2520-1.0	1
贴片电阻	0Ω 1%	RC-02000FT	广东风华高新科技股份有限公司	C140225	R1,R3	0402_R	2
贴片4脚晶振	32MHz 10ppm 9pF	E1SB32E000016E	鸿星科技	C2757571	Y1	SMD-3225_4P	1
贴片2脚晶振	32.768KHz 12.5pF	X321532768KGD2SI	深圳扬兴科技有限公司	C620155	Y2	SMD-3215_2P FC - 135	1
贴片IC	PAN1070UA1A	\	上海磐启微电子有限公司	\	U1	QFN32	1