当前页面为 开发中 版本，查看特定版本的文档，请在页面左下角的下拉菜单中进行选择。

clk_system_clk_rcl例程

1 功能概述

本代码示例主要演示系统时钟设置为RCL功能

2 环境要求

  • Board: PAN221x_EVB

  • 逻辑分析仪

  • PANCHIP RISC IDE

3 编译和烧录

例程位置：PAN221x_DK_Public\01_SDK\basic_demo\clk\clk_system_clk_rcl

打开clk目录下clk_system_clk_rcl.sproj工程，编译整个代码工程。

4 测试方法

1、设置系统时钟源为dpll，并分别配置系统时钟为RCL；

2、设置P1.2为输出模式，用于调试；

3、设置timer0工作于定时器模式，当系统时钟为RCL(32Khz)，定时时间设置为8ms，待定时时间到了，翻转P1.2；

4、通过杜邦线连接P1.2到逻辑分析仪；

5、比较逻辑分析分析仪抓取的时间和理论计算的时间是否一致。

备注：8ms是根据RCL为32Khz，算出来的：

5 测试现象

1、系统时钟设置为RCL，理论上P1.2每隔8ms，会翻转一下，如下图所示：

image

系统时钟RCL时，P1.2翻转情况

备注：因为所测试的芯片RCL未校准，故测量时间与理论时间有偏差：

6 Rom/Ram资源使用情况

rom 78 bytes, ram 0 bytes