clk_system_clk_div例程¶
1 功能概述¶
本代码示例主要演示系统时钟的分频功能。
2 环境要求¶
Board: PAN221x_EVB
逻辑分析仪
PANCHIP RISC IDE
3 编译和烧录¶
例程位置：PAN221x_DK_Public\01_SDK\basic_demo\clk\clk_system_clk_div
打开clk目录下clk_system_clk_div.sproj工程，编译整个代码工程。
4 测试方法¶
1、设置系统时钟源为dpll，并分别配置系统时钟为8Mhz、4Mhz、2Mhz、1Mhz；
2、当系统时钟为8Mhz时，定时时间为32us；
3、当系统时钟为4Mhz时，定时时间为64us；
4、当系统时钟为2Mhz时，定时时间为128us；
5、当系统时钟为1Mhz时，定时时间为256us；
6、设置P1.2为输出模式，用于调试；
7、设置timer0工作于定时器模式，待到达设定定时时间，在中断中，翻转下P1.2；
8、通过杜邦线连接P1.2到逻辑分析仪；
9、比较逻辑分析分析仪抓取的时间和理论计算的时间是否一致。
备注：可以通过以下宏定义来修改系统时钟分频：
系统时钟分频¶
5 测试现象¶
1、系统时钟设置为8Mhz，P1.2每隔32us，会翻转一下，如下图所示：
系统时钟8Mhz下，P1.2翻转情况¶
2、系统时钟设置为4Mhz，P1.2每隔64us，会翻转一下，如下图所示：
系统时钟4Mhz下，P1.2翻转情况¶
3、系统时钟设置为2Mhz，P1.2每隔128us，会翻转一下，如下图所示：
系统时钟2Mhz下，P1.2翻转情况¶
4、系统时钟设置为1Mhz，P1.2每隔256us，会翻转一下，如下图所示：
系统时钟1Mhz下，P1.2翻转情况¶
6 Rom/Ram资源使用情况¶
rom 82 bytes, ram 0 bytes