PAN221x 硬件参考设计¶
1.3 最小系统外部电路要求¶
1.3.1 晶振电路¶
对于外部晶体的推荐参数如下：
1）晶体频率16MHz；
2）ESR ≤ 100ohm；
3）晶振精度 ≥ ±20ppm；
4）晶体负载电容 ≤ 10pF；
备注：
1、晶振负载电容太大，芯片内部调整电容无法完全纠正频偏，需要在晶振外部焊接负载电容增加成 > 本。如果需要用负载电容大的晶振，晶振外部需要预留匹配电容位置并焊接对应电容值；
2、不同品牌晶振可能会有差异，以实际测试为准。
| 晶振选项推荐 | |||
| 封装 | 负载电容(pF) | XTAL_FC | 载波频率(Mhz) |
| 圆柱 | 12 | 000 | 2402.138 |
| 111 | 2402.045 | ||
| 20 | 000 | 2402.115 | |
| 111 | 2402.004 | ||
| 49S | 9 | 000 | 2402.183 |
| 111 | 2401.927 | ||
| 12 | 000 | 2402.307 | |
| 111 | 2402.082 | ||
| 18 | 000 | 2402.724 | |
| 111 | 2402.464 | ||
| 20 | 000 | 2402.818 | |
| 111 | 2402.556 | ||
1.3.2 复位电路¶
为了防止大纹波干扰，推荐复位脚接100nf滤波电容。芯片内部自带33K上拉电阻。100nf电容和33KΩ上拉电阻组成RC充电电路，保证电源稳定后再释放复位。
1.4 下载接口¶
使用PANLINK 两线模式下载需要预留4线：GND、VDD、PCL(P10)、PDA(P11)、VPP(P04)，VPP电压建议6.5V。
1.5 电源设计建议¶
1.5.1 CORE电源设计¶
电源设计的完整性影响模块性能，好的电源设计更容易发挥无线模块的性能。芯片峰值电流最大为60mA，电压范围2.2-3.3V，纹波小于±100mV，频率小于1Mhz。为电源设计需要留有裕量。一般来说，在条件允许的情况下，输出电流能力需要大于峰值电流的2倍。如果电流裕量有限，至少也需要1.5倍峰值电流以上。在 3.3V供电系统中，过大的纹波可能通过导线或者地平面耦合到系统容易受到干扰的线路上，例如天线、馈线、时钟线等敏感信号线上，容易引起模块的射频性能变差，所以我们推荐使用LDO作为无线模块的供电电源。客户使用 LDO 时，需要注意电源的散热以及输出电流。
1.6 外围接口设计建议¶
1.6.1 PWM¶
SOP14支持5个PWM 接口或者2对互补PWM和1个PWM输出，ESOP10支持4个PWM 接口。所有 PWM 接口不使用时均可复用为GPIO使用。
1.6.2 UART¶
SOP14支持 3组UART信号，ESSOP10支持 1组UART信号。
1.6.3 GPIO¶
GPIO作为输入时原则上禁止外部输入电压高于VDD,否则影响芯片性能。
1.6.4 未使用管脚处理¶
建议悬空。
1.6.5 天线摆放¶
天线不能与地线铺铜靠很近，至少3cm。天线部分对应的底层PCB严禁铺地。天线与参考地线铺铜间距要大于1mm。天线周边最好不要有金属结构或元器件、走线，保证在PCB上间隔至少3cm范围内不摆放较大的带金属元器件。
2 PCB参考设计¶
2.1 最小系统PCB设计建议¶
2.1.3 射频线原则¶
射频匹配部分电感电容（0402封装）要严格按照原理图推荐值来设计，由于布局差异可微调电感的值。射频匹配元器件layout原则：
（1）为了防止射频前端能量损耗，从管脚ANT到天线的走线小于2mm，并且按照50欧姆阻抗走线，射频匹配部分走线周边的铺地要连贯牢固（多打过孔），可以使得发射能量较多地从天线端出去。
（2）为了保证阻抗的连续性，射频匹配部分对应的背面参考地要避免放置元器件和走线，需要完整的地平面。天线的PI型匹配电路要走顺，并联元件焊盘和走线重合为好。
（3）覆地建议用实心地。
（4）ANT Pin和Pi匹配之间串联的0R电阻旁可以露一块GND属性铜皮方便调试天线
（5）RF 参考地和EPAD需要良好连接
（6）禁止射频线打过孔换层
天线走线¶
图2-7
2.1.4 PCB Layout阻抗参数¶
由于电路存在高频信号，芯片在制板过程中需要考虑PCB加工工厂的阻抗控制参数，参考设计选用以下制板工艺，高频电路获得较好的性能。用户可根据自身设计需求与PCB加工工厂确认相关制板工艺，已使芯片获得最佳射频性能。
RF电路板上的射频信号线一般采用共面微带线。RF信号线的特征阻抗受PCB板材的介电常数、信号线的线宽、板厚、铜厚等因素影响。这里给出的参数，是按照射频微带线结构，用SI9000仿真的结果。射频共面微带线的仿真结构如图2-8所示，W为射频微带线的线宽，D为接地细铜和走线间距，H1为PCB的基板厚度，T1为铜箔厚度。从结构图可知，射频共面微带线，其实就是“包地”的射频信号线，如果射频信号线没有“包地”，则要求增加线宽才能满足阻抗为50欧姆的要求。另外，不同的板厚也会影响射频微带线的线宽。下面给出不同板厚仿真值以供参考。
假设FR4的介电常数为理想值4.3，绿油介电常数为4.2，这些参数对仿真结果影响较大，具体参数请与PCB厂家确认后自行仿真，如果需要更加准确的结果，则需要PCB 厂家进行阻抗控制。
◆若RF微带线采用20mil线宽:
板厚为1.0mm时，接地铺铜与走线间距为5.3mil
板厚为1.2mm时，接地铺铜与走线间距为5.1mil
板厚为1.6mm时，接地铺铜与走线间距为5mil
◆若RF微带线采用25 mil线宽:
板厚为1.0mm时，接地铺铜与走线间距为6.3mil
板厚为1.2mm时，接地铺铜与走线间距为6mil
板厚为1.6mm时，接地铺铜与走线间距为5.7mil
◆若RF微带线采用30mil线宽:
板厚为1.0mm时，接地铺铜与走线间距为7.6mil
板厚为1.2mm时，接地铺铜与走线间距为7.1mil
板厚为1.6mm时，接地铺铜与走线间距为6.6mil
两层板（1.6mm）走线特性阻抗计算图¶
2.1.5 时钟¶
l 为保证晶振起振，16MHz的晶振至芯片相关管脚的走线不宜超过5mm；
l 晶振焊盘需要保证外径与内径差值有0.2mm以上；
l 为防止晶振信号干扰到射频信号，印制板上在晶振焊盘和走线的两边需要做包地处理；
l 为避免天线的高输出功率信号干扰到晶振信号，印制板上的天线部分与晶振焊盘走线部分之间要用0.5mm以上地线作为间隔带，同时晶振的外壳需要离天线3mm以上
2.1.6 CORE 电源¶
电源线承受60mA瞬态电流。在靠近芯片电源管脚放置去耦电容，其中小容量电容靠近芯片以便滤除高频噪声。
如果有条件的话，建议地线采用放射状的连接方式，即RF芯片与其它芯片或器件分开来，采用单点接地，并且从总参考地线单独引地线，防止受到干扰。另外，覆地的地线也建议与噪声较少的地线或者总参考地线连接，这样可以有效地减少整个印制板的工作噪声。
滤波电容类型和数量
Core电源的滤波电容类型、数量和布局建议参考EVB板。电容材质推荐X7R材质，具体参考原理图，如下：
走线方式和滤波电容的布局：VDD电源通道必须满足至少150mA过电流能力。
2.1.7 芯片封装¶
芯片下面的PCB板的bottom层尽量不要有走线和元器件，特别是靠近射频匹配电路的部分，完整的地平面能保证良好的射频性能。
3 安规布线注意点¶
以小车单面PCB板为例，用的PCB板材是比较差的等级，94HB：普通纸板，不防火，94V0：阻燃纸板 （模冲孔）。那么这种既要求节省成本，又要求能过CE/FCC认证，对layout要求就高一些，需要重点注意IC的走线，铺地。对于谐波，接收杂散抑制除了天线端预留匹配元器件后，还要考虑芯片的电源、IO、晶振脚位等辐射出来。 1、如下图所示的蓝色小车PCB板，Laylout就有如下问题：
蓝色小车PCB板¶
(1)、 主控芯片和天线部分铺地不完整，
(2)、 IO的走线过长后没有包围完整的地，接收杂散从IO线上辐射出来比较大
(3)、 马达芯片的地和射频的地没分开
2、为解决上述问题，可参考如下pcb的Laylout：
蓝色小车PCB板¶
(1)、 天线端预留匹配元器件位置，天线部分铺地完整，
(2)、 芯片周围铺地尽量多或者包围，马达的地和射频的地分开，
(3)、 IO走线、晶振电路尽量包地，
4 ESD 建议¶
PAN221 静电水平如下，客户在使用中做好ESD保护，避免超过芯片ESD性能的冲击造成芯片损坏。
- ESD HBM Pass ±2KV；
- ESD CDM Pass ±2KV；
- ESD MM Pass ±150V；