当前文档版本为 v0.8.0，您可以访问当前页面的开发中版本以获取最近可能的更新。

PAN108x 硬件参考设计¶

1 概述¶

本文档主要介绍 PAN108xUx1x/PAN108xUx3x/PAN108xLx5x芯片方案的硬件原理图设计、PCB 设计建议、天线设计。本文档提供 PAN108xUx1x/PAN108xUx3x/PAN108xLx5xA 芯片外围电路的硬件设计方法。

2 原理图设计¶

2.1 PAN108x参考设计原理图¶

如下图，电路系统由DC-DC降压、晶振电路、天线匹配网络和一些电容组成。

PAN108xUx1x最小系统参考设计原理图¶

PAN108xUx3x最小系统参考设计原理图¶

PAN108xLx5x最小系统参考设计原理图¶

2.2 电源¶

VBAT 为芯片电源脚，要求供电能力不小于60mA，供电范围为1.8V–3.6V ；
DVDD、VCC_RF、VBAT、VBAT_BK、VOUT1_BK 至少预留1个电容，尽可能靠近芯片引脚；
VIPIO2 外部电容可以省略，详见章节2.2.4；
VOUT2_BK 悬空。

2.2.1 DC-DC¶

DC-DC 外围电路

外围电路组成为：L1、C9；
要求L1指定型号： PIM252010-2R2MTS00，详见章节5 BOM。

DC-DC的两种工作模式:

开启DC-DC 模式可以降低系统功耗；
开启LDO（Bypass）模式后芯片内部将VBAT 连接到VSW1，这时VSW1 处的2.2uH电感作用仅为一段导体，可以用0Ω电阻替换；
DC-DC、LDO两种模式不能同时开启；
在不考虑功耗的前提下，可将VCC_RF直接连接到VBAT，此时应将电源模式设置为LDO模式。

DC-DC相关引脚说明：

VBAT_BK为DC-DC的供电引脚，在QFN封装中VBAT_BK与VBAT共同使用同一引脚；
VSW1为DC-DC的功率开关（P-MOS）漏极输出引脚，功率电感应靠近该引脚放置；
VOUT1_BK为DC-DC的反馈引脚，电容应靠近该引脚放置；
VOUT2_BK为内部Flash供电，其供电电压与VBAT相同；
VSS_BK为DC-DC电源的GND引脚。

2.2.2 DVDD¶

DVDD需要放置100nF电容。电容最大不应超过1uF，否则会影响芯片正常启动，电容应靠近该引脚放置。

注意：为避免电路异常，该电容容值请不要随意更改！

2.2.3 VCC_RF¶

VCC_RF外部需要接一级RC滤波器并尽量靠近该引脚。R2为3.3Ω、C8为4.7uF，截止频率约为：10KHz。

2.2.4 VIPIO2¶

VIPIO2电源脚在QFN48、LQFP64 封装上有独立的PIN 脚。因此PAN108xUx3x、PAN108xLx5x 可配置两组不同的IO输出电平。P40、P41、P42、P43、P44输出的高电平为VIPIO2的电压。VIPIO2输入电压范围为1.8V–VBAT。其余IO输出的高电平为VBAT电压。
VIPIO2电源脚在QFN32 封装上和VBAT脚绑定在一起。因此PAN108xUx1x GPIO输出的高电平为VBAT电压。

2.3 晶振¶

2.3.1 32M晶振¶

为MCU和BLE提供稳定的外部32MHz时钟，由Y1，C3，C4构成，其中晶振Y1指定型号为：X322532MOB4SI， C3，C4 = 18pF，此搭配的射频频率较为准确，为±10KHz左右。

32MHz晶振外围电路示意图¶

2.3.2 32K晶振¶

低速时钟支持外部32.768KHz无源晶振。为MCU提供稳定的外部32MHz时钟，由Y2，C5，C6构成，C5、C6为低速晶振的负载电容；低速晶振推荐用户选择ESR<80KΩ的晶振。
由于部分用户需要使用外部32K的芯片管脚复用为GPIO，可以对电路进行预留接口，通过两个0欧姆电阻将P1.2、P1.3复用为晶振接口和普通GPIO。

32KHz晶振外围电路原理图¶

2.4 复位电路¶

复位引脚可以悬空，或增加外部按键。按键复位电路如图图1-4所示，在该应用中必须有电容，参数为100nF。加电容的作用是在系统受到强干扰时，稳定复位脚的电平状态。

注意：该引脚内部有一个50KΩ左右的上拉电阻，低电平会使复位生效，为避免电路异常，该电容容值请不要随意更改！

复位电路¶

2.5 天线匹配¶

由于芯片内部已做射频前端匹配电路，所以此处预留射频前端匹配网络电路，其中C1、C2、R1预留元件位置，C1、C2为预留电容默认不焊接，R1为0Ω电阻。若因PCB设计不合理导致射频前端失配，那么可以通过C1、C2、R1组成匹配网络进行阻抗调整。

天线匹配电路¶

3 PCB设计建议¶

3.1 制板工艺¶

本文主要针对二层板并且单面贴设计，叠层如下图所示。 PCB厚度需根据实际情况和阻抗要求适当调整。

制板工艺说明¶

*线宽推荐如下：

板材属性	参数
PCB板材	FR4
PCB板厚	1.6mm
50欧姆RF线宽	20mil
接地铺铜与RF走线间距	5mil

3.2 PAN108xUx1x PCB布局¶

PAN1080UX1 PCB顶层布局¶

PAN108xUx1x PCB底层布局¶

3.3 PAN108xUx3x PCB布局¶

PAN108xUx3x PCB顶层布局¶

PAN108xUx3x PCB底层布局¶

3.4 PAN108xLx5x PCB布局¶

PAN108xLx5x PCB顶层布局¶

PAN108xLx5x PCB底层布局¶

3.5 射频走线注意事项¶

晶振尽量靠近芯片引脚，距离芯片越近性能越好；
射频匹配链路按照50Ω走线，可以参考TOP和BOTTOM层的GND平面，RF线与焊盘宽度一致，天线的π型匹配电路要走顺，并联元件焊盘和走线重合为佳，阻抗无突变，如标签1；
RF线有完整的参考地，从IC端出来就进行包地处理，两边均匀的打GND过孔，底层到芯片底部地平面尽量宽，如标签1；
芯片底部多打过孔，QFN封装则打在E-PAD上，如标签2；
晶振要远离天线和天线匹配链路、要靠近芯片引脚放置，晶振走线和其他走线垂直布线，减少晶振对RF的干扰，晶振底部铺铜挖空，周围包地，以降低对电源和RF的干扰，如标签3；
天线辐射区域尽量保证没有金属器件。

射频链路走线参考如下：

射频链路走线示意图¶

天线匹配链路底层不走线，天保证线地回路到芯片最短。天线匹配链路的地和芯片EPAD 是一块完整平滑的地。如标签2，橙色方框；
芯片底层不要走线；

射频地线走线如下：

射频地线走线示意图¶

3.7 电源部分注意事项如下¶

VADR，VBAT，DVDD管脚就近放置电容，走线尽量短(5mm以内)且粗(0.3mm以上)。 电源去耦电容布局如下图：

电源去耦电容布局示意图¶

DC-DC电感靠近VSW1放置，走线尽量短粗，并且底部挖空，DC-DC相关电容靠近电感放置，如标签3。

4 板载天线¶

PCB Layout参考中MIFA天线尺寸如图所示。

天线设计尺寸参考

天线设计尺寸参考示意图¶

天线设计匹配参考示意图¶

注意：为保证射频性能最佳，建议由我司工程师进行样板射频参数校调！

5 BOM¶

最小系统BOM参考下表，所有PAN108x系列通用

品种	参数	型号	品牌	立创编号	位号	封装	数量
贴片陶瓷电容	4.7uF	0402X475M6R3NT	广东风华高新科技股份有限公司	C168172	C8, C9, C10	0402_C	3
贴片陶瓷电容	100nF	0402B104K160NT	广东风华高新科技股份有限公司	C41851	C7	0402_C	1
贴片陶瓷电容	18pF	0402CG180J500NT	广东风华高新科技股份有限公司	C48936	C3, C4, C5, C6	0402_C	4
贴片陶瓷电容	NC	\	\	\	C1, C2, C11	0402_C	3
贴片功率电感	2.2uH	PIM252010-2R2MTS00	广东风华高新科技股份有限公司	C2986792	L1	SMD-2520-1.0	1
直插连接器	Header 2x4,2.54mm	PH-00530	深圳市连盛精密连接器有限公司	C2685166	P3, P4	Header 2x4	2
直插连接器	Header 2x10,2.54mm	PZ254V-12-20P	XFCN(台湾兴飞)	C492427	P1, P2	Header 2x10	2
贴片电阻	3.3Ω 1%	RC-02U3R30FT	广东风华高新科技股份有限公司	C321181	R2	0402_R	1
贴片电阻	0Ω 1%	RC-02000FT	广东风华高新科技股份有限公司	C140225	R1	0402_R	1
贴片4脚晶振	32MHz 10ppm 12pF	X322532MOB4SI	深圳扬兴科技有限公司	C91742	CY2	SMD-3225_4P	1
贴片2脚晶振	32.768KHz 12.5pF	X321532768KGD2SI	深圳扬兴科技有限公司	C620155	CY1	SMD-3215_2P FC - 135	1
贴片IC	PAN1080LB5A	\	上海磐启微电子有限公司	\	U1	LQFP64-7x7-0.4	1